(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-51480

(43)公開日 平成9年(1997)2月18日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI	技術表示箇所
H 0 4 N 5/335			H 0 4 N 5/335	P
H01L 27/146			HO1L 27/14	A

審査請求 未請求 請求項の数5 FD (全 12 頁)


(21)出願番号	特願平7-221048	(71)出職人	000004112
			株式会社ニコン
(22)出願日	平成7年(1995)8月7日		東京都千代田区丸の内3丁目2番3号
		(72)発明者	米山 寿一
			東京都千代田区丸ノ内3丁目2番3号 杉
			式会社ニコン内
		(74)代理人	弁理士 池内 義明

(54) 【発明の名称】 固体撮像装置

(57) 【要約】

【課題】 固体撮像装置の全画素をリセットする場合の 過大なラッシュ電流を防止する。

「解決手段」 光電変換を行なう複数の画素 1 と、複数 の画素 1 を順次選択する走査回路 5、9 を有する固体機 候装置において、走査回路として複数の回路線の出力を ほぼ同時に所定の論理状態に設定可能なシアトレジスタ を備えたものを使用し、画素・として受光素子PDと該 受光素子PDに蓄積された信号電荷を増幅する増幅素子 QAを構えたものを使用する。走査回路5のシアナレジスタの複数の回路段の出力を前記所定の論理状態に設定して複数の画素 1 を選択し、選択した複数の画素 1 において増幅素子 QA を加ァトナンプレンジの電荷をリセットする。



【特許請求の範囲】

【請求項1】 光電変換を行なう複数の画素と、前記複数の画素を順次選択して読み出すための走査回路を具備する固体撮像装置において、

前記走査回路は、複数の回路段が継続接続されて構成され所定の制御信号の入力に応じて前記複数の回路段の出力をほぼ同時に所定の論理状態に設定可能なシフトレジスタを備え、

前記画素は多々少なくとも光信号に応じた信号電荷を 横する受光素子と、該受光素子に蓄積された信号電荷を 増幅する婚職業子とを備え、つか前記走窓回路のシフト レジスタの複数の回路段の出力を前記所定の論壁状態に 設定することによって複数の画素を選択するとともに、 選択した複数の画素において前沙帽集子をカットオフ した状態で前記受光素子の電荷をリセットすることによ リリセット等のラッシュ電流を低減したことを特徴とす る間は帰途後間。

【請求項2】 前記各々の画来は、さらに、前記受光素 子に蓄積された信号電荷を前記増福素子の制御電極に転 送する転送基子と、前記増福素子の制御電優の電荷をリ セットするリセット素子とを具備し、前記転送素子およ び前記リセット素子を共にオンとして受光素子の電荷を リセットすることを特徴とする請求項1に記載の固体機 像装置。

[請求項3] さらに、前記帳送業子およびリセット素 を共にオンとして受光業子の電荷をリセットする際 に、前記増塩素子にバイアス電圧を印加して前記増塩素 子をカットオフ状態に保持するためのバイアス電圧印加 手段を含むことを特徴とする請求項2に配載の固体撮像 装置。

(請求項4) 行および列方向に2次元状に配置される や光信号に応じた信号電荷を蓄積し増幅する増幅型光電 変換手段からなる複数の調素と、列方向に配列された各 画素の出力端子を共通に接続した各列ライン毎に設ける れた定電流回路と、前記画素を選択駆動する水平及び垂 直名走査回路とを有する固体排像装置において、

前記重直走金回路は複数の回路段が継続接続されて構成 され所定の制御信号の入力に応じて前記複数の回路段の 出力をほぼ同時に所定の論理状態に設定可能なシフトレ ジスタを備え、

前記圖素社会々、光信号に応じた信号電荷を蓄積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増幅素子と、前記受光素子に蓄積された信号電荷を増幅素 子の制御電極に転送する転送素子と、前記増幅素 子の制御電極の電荷をリセットするリセット素子とを具 信し、各行の画素の転送素子の制御電極は共適に対応す る行うインに接続され、各行の行うインは前記垂直走査 素子の刺伽電極は共通にリセット制御信号入力端子に接 続され、かつ前記垂直走室回路のシフトレジスタの複数 続きれ、かつ前記垂直走室回路のシフトレジスタの複数 の回路段の出力を前記が定り論理状態に設定することに よって前記各行ラインを介してすべての転送業子をオン とし、かつ前記と中、制制信号をすべての職業のリセット素子に加えることによって全画素のリセット素子を オンとし、受光素子の電荷を転送素子およびリセット素 子を介してリセットするとともに、このリセットの際に オンとなったリセット素子を介して増幅素子の制御電極 に該増幅素子をカットオフ状態とする電圧を印加するこ とにより、リセット時のラッシュ電流を低減したことを 特徴とする回休撮像装置。

【請求項5】 行および列方向に2次元状に配置される ・光信号に応じた信号電荷を無信し増幅する増幅型光電 変換手段からなる複数の画業と、列方向に記列された各 画素の出力端子を共通に接続した名列ライン毎に設けら れた定電池回路と、前記画業を選択駆動する水平及び垂 電名走査回路とを有する固体機装置において

前記垂直走査回路は複数の回路段が継続接続されて構成 され所定の制御信号の入力に応じて前記複数の回路段の 出力をほぼ同時に所定の論理状態に設定可能なシフトレ ジスタを備え、

前記画素は各々、光信号に応じた信号電荷を書積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増幅素子と、前記受光素子に蓄積された信号電荷を増幅す 増幅素子の制御電極の電荷をリセットするリセット素子とを具 子の制御電極の電荷をリセットするリセット素子とを具 個し、各行の画素の転送素子の制御電極は共適に対応す る行ラインに接続され、各行の行ラインは前記垂直走査 回路の対応回路段に接続され、すべての画素のリセット 素子の制御電極は共通にリセット制御信号入力端子に接 続きれ

各列ラインは、各列ラインに接続された画素の増幅素子 をカットオン状態にするために各列ラインを介して増幅 素子にバイアス電圧を印加する手段を備え、かの前記垂 直走室回路のシフトレジスの複数の回路段の凸比を前 記形定の論理状態に設定することによって前記名行ライ ット制御信号をすべての画薬のリセット素子をインとし、かつ前記コイ ット制御信号をすべての画薬のリセット素子を介してリセット の電荷を延送素子よびリセット素子を介してリセット するとともに、このリセットの際に前記パイス電圧印 加手段によって全画素の増幅素子をカットオフ状態とす ることにより、リセット時のラッシュ電流を低減したことを特徴さる間と操像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置に関 し、例えば電子スチルカメラなどに使用され、全画素の 瞬時的なリセットが可能でありしかもリセット時のラッ シュ電流を大幅に低減することができる固体撮像装置に 関する。

[0002]

【従来の技術】図6は、従来の固体撮像装置の概略の構成を示し、2次元のイメージセンサの開発示している。 同図の装置は、説明の簡整化かあ3行x3列の画素構成としている。また、図面では各素子の参照符号に添字が付されているが、説明の簡略化のため同じ種類の素子を代表して表現する場合には添字は省略することがある。

[0003] 図6の装置では各画素としては、増幅型受 形素子の例として時電誘導トランジスタ(SIT)を使 用している。すなわち、各画素を構成する時電誘導トラ ンジスタQS11,QS12,QS13,QS21,Q 522,QS23,QS31,QS32,QS33が3 行×3列のマトリクス状に配置されている。

【0004】また、各列の画素を行ごとに順次流択するための重直主意回路VSRが設けられている。すなわち、マトリクス状に配置された画素のうち名行方向に配置された静電誘導トランジスタのゲートが共通にそれぞれの行ラインGV1、GV2、GV3を介して重直連直の路VSRのシフトレジスタの各回路段に接続されている。例えば静電誘導トランジスタQS11、QS12、QS13のゲートは共に行ラインGV1を介して垂直を室回路VSRは接続され、各静電誘導トランジスタQS21、QS22、QS23のゲートは行ラインGV2を介して重直重を雪回路VSRは、初期化信号のINTVの印加によって全回路段がリセットまたはブリセットされて全ての行ラインGV1、GV2、GV3を選択状態にすることができるのである。

[0006] 名列ラインLV1,LV2,LV3の他端はそれぞれの転送用スイッチQT1,QT2,QT3を 小してそれぞれの水平出力用トランジスタQH1,QH 2,QH3のドレインに接続されている。各水平出力用 トランジスタのソースは共通の水平出力線HOUTに接 続され、該水平出力線HOUTは撮像信号を外部に供給 するためのビデオ出力端子に接続されている。また、各 転送用トランジスタQT1,QT2,QT3のソースは それぞれの容量CT1, CT2, CT3を介して接地されている。

【0007】各列の転送用トランジスタQT1,QT 2,QT3のゲートは共海に接続され転送バルスのTが 供給される。また、水平筋か出しトランジスタQH1~ QH3のゲートは水平走室回路HSRの各回路段に接続 されている。水平走室回路HSRの各回路段に接続 VSRと同様に、シフトレジスタを備え、該シフトレジ スタは水平初期化信号の INTHにより全回路段のセット トまたはリセットが可能なものが使用される。

【0008】図6の個体操像装置は、例えば電子スチルカメラに使用された場合には、所定の窓汚海間の経過後に、頭直を変面的8VSRに重直なスタト作得の5TVを加え、かつ垂直シアト用クロック信号のCKVを加えることにより、垂直を査回路VSRのシフトレジスクが順次が開発スタート信号のSTVを各回路段にシフトするよう動作する。これによって、各行ラインGV1、GV2、GV3が順次選択される。各静電誘導トランジスタQSには入射光に応じた信号を関荷が蓄積されており、選択された行においてはそのゲート電圧に所定の選択電圧が加えられることによって該特電振導トランジスタスクスカロアとして動作に審積された電荷に対応する電圧を各列ラインLVに出力する。すなわち、選択されたでの静電影響トランジスタQSからの信号が同時に各重直続み出し機LVに出力される。

[0009] そして、このとき転送信号φ Tにより名列 の転送トランジスタQTを導通させて信号電商を選手 T1, CT2, CT3に充電した後にQTを遮断し、垂 直走査回路HSRにより順次水平読み出しトランジスタ QHをオンとして各列ごとの信号が水平出力線HOUT に出力される。

【0010】ところで、このような固体撮像装置が、例えば電子スチルカメラに使用された場合には、シャッタを押した瞬間に全画素のリセットを行なった後被写体画像の撮像が行なわれる。図6の固体撮像装置においては全画素のリセットは次のようにして行なわれる。

ス

[0012] そして、図6の固体機像装置において全温 素のリセットを行なうためには、まず垂直読み出し専用 リセット信号のRSTVをハイにして、各列の垂直リセ ット用トランジスタQRSTV1~3をオンとし、各列 ラインLV1, LV2, LV3をグランドに接続する。 [0013] 次に、垂直走査回路VSRの前記初期化信 号φINTVと走査開始信号φSTVを共北バイにして

ラインLV1、LV2、LV3をグランド上接続する。 【0013】次に、垂直走査回路VSRの前記初期化信 号φINTVと走査開始信号のSTVを共にバイにして 垂直走査回路VSRの各回路段をブリセット状態にす る。これによって各行ラインGV1、GV2、GV3が 対にハイレベルとなって全亜素の選択状態となる。この 場合の各行ラインGV1、GV2、GV3のハイレベル の電圧、すなわち制御信号のSR1~3の電圧は、静電 誘導トランジスタQS11~33のリセット用電圧VR STPとなるよう設定される。

[0014] とれによって、周知のように、各棒電誘導 トランジスタQS11~QS33のゲート電復下部に反 転層が形成されて該時電誘導トランジスタQS11~3 3のソース・ドレイン間にチャネルができ、ゲートに充 落されていた操作電荷が流れ出して全国業のレセットが 行なわれる。このとき各国素の静電誘導トランジスタQ S11~QS33にはリセットによる残存電荷の流出に よる電流が同時に流れる。

[0015]

【発射が解決しようとする製想】 このように、従来の増 幅型機像素子を有する固体機像装置においては、全面素 のリセットを行なう場合には、全面素を同時に選択する ことにより、増幅手段を含む画素部を一体としてリセットを行なっていた。このため、リセット時に、各画素内 の増幅手段も全て同時にオンになって、全増幅手段の電 流が一斉に流れるようになっていた。このときの電流を ラッシュ電流と言うが、個々の画素のラッシュ電流は小 さくとも、全面素が同時にオンとなるため損像装置全体 では大きなラッシュ電流が流れる。

[0016] 例えば各画素のラッシュ電流が数マイクロアンペアであるとしても、画素数が100万画素の場合には、撮像装置を外では数アンペアに達する電流が流れると、エレクトロマイグレーションによる信頼性の低下が問題になり、またチップ内の各部分の寄生インピーペンスにより、サンプ内各部分の電圧が所定の電圧範囲におさまり書きず、チップが固体機像装置として期待した性能を発揮できず、あるいはラッシュ電流による誤動作などを生じる恐れもあった。

[0017] したがって、本発明の目的は、このような 従来の装置における問題点に鑑み、増幅型の画素を使用 した固体操像装置において、リセット時の過去なラッシュ電流を防止し、固体操像装置のチップ全体が所定の性 能を発揮できるようにすると共に、固体操像装置の信頼 性の低下冬も的確に防止できるようにするととにある。 [0018]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の態様によれば、光電変換を行なう複 数の画素と、前記複数の画素を順次選択して読み出すた めの走査回路を具備する固体撮像装置において、前記走 査回路は複数の回路段が継続接続されて構成され所定の 制御信号の入力に応じて前記複数の回路段の出力をほぼ 同時に所定の論理状態に設定可能なシフトレジスタを備 えたものとし、前記画素は各々少なくとも光信号に応じ た信号電荷を蓄積する受光素子と、該受光素子に蓄積さ れた信号電荷を増幅する増幅素子とを備えたものとし、 かつ前記走杏回路のシフトレジスタの複数の回路段の出 力を前記所定の論理状態に設定することによって複数の 画素を選択するとともに、選択した複数の画素において 前記増幅素子をカットオフした状態で前記受光素子の電 荷をリセットすることによりリセット時のラッシュ電流 を低減する。

[0019] このような構成では、前記走室回路のシフトレジスタによって複数の画業を選択し、かつ選択した 複数の画業において前記培健ステをカットオフした状態 で前記受光素子の電荷をリセットする。したがって、リセット時に増構業子にラッシュ電流が流れることはなく なり、多数の画業を有する回休機像装置による全画業 を同時にリセットしたとしても過大なラッシュ電流が流 れることはなくなる。したがって、画体機像装置のチップ 化が低下することはなく、しかも固体機像装置のチップ 内の各部分の電圧がラッシュ電流によって大きな変動を 起こすこともなくなり、画体機像装置である。 個に発揮できるようになる。

[0020] この場合、前記冬の画素は、さらに、前 記受光素子に蓄積された信号電荷を前記増編素子の制御 電極に転送する転送素子と、前記増編素子の制御電極の 電荷をリセットするリセット素子とを具備し、前記転送 素子および前記リセット素子を共にオンとして受光素子 の電荷をリセットするものとすることができる。

[0021] このような画業構成をとることによって、 リセット時には前記転送業子とリセット素子とを共にオ ンとし、かつリセット素子をかして増幅素子の制御電極 に設増幅素子をカットオフする電圧を加えることによ り、増幅素子をカットオフした状態で、受光素子に蓄積 された電荷を前距転送素子およびリセット素子を介して 放出することが可能になる。

【0022】 さらに、前記転送素子およびリセット素子 を共にオンとして受光素子の電荷をリセットする際に、 前記増幅素子にパイアス電圧を印加して前記増幅素子を カットオフ状態に保持するためのパイアス電圧印加手段 を含むよう構成することもできる。

【0023】この場合は、上記パイアス電圧印加手段によって画素のリセット時に前記増幅素子に対し、前記増幅素子をカットオフ状態にするためのパイアス電圧を印

加することができる。したがって、受光素子および増幅 素子の特性をそれぞれ独立に最適のものに設定すること ができ、増幅素子を完全にカットオフした状態で受光素 子の完全空乏化が達成でき、各素子の設計の自由度が増 大し、高品質の固体増像装置が乗現できる。

【0024】また、本発明の他の態様では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増幅する増幅型光電変換手段からなる複数の画 素と、列方向に配列された各画素の出力端子を共通に接 続した各列ライン毎に設けられた定電流回路と、前記画 素を選択駆動する水平及び垂直各走査回路とを有する固 体操像装置において、前記垂直走杏回路は複数の回路段 が継続接続されて構成され所定の制御信号の入力に応じ て前記複数の回路段の出力をほぼ同時に所定の論理状態 に設定可能なシフトレジスタを備えたものとし、前記画 素は各々光信号に応じた信号電荷を蓄積する受光素子と 該受光素子に蓄積された信号電荷を増幅する増幅素子と 前記受光素子に蓄積された信号電荷を前記増幅素子の制 御雷極に転送する転送素子と前記増幅素子の制御電極の 電荷をリセットするリセット素子とを具備し、各行の画 素の転送素子の制御電極は共通に対応する行ラインに接 続され各行の行ラインは前記垂直走査回路の対応回路段 に接続されすべての画素のリセット素子の制御電極は共 通にリセット制御信号入力端子に接続され、かつ前記垂 直走査回路のシフトレジスタの複数の回路段の出力を前 記所定の論理状態に設定することによって前記各行ライ ンを介してすべての転送素子をオンとし、かつ前記リセ ット制御信号をすべての画素のリセット素子に加えるこ とによって全画素のリセット素子をオンとし、受光素子 の電荷を転送素子およびリセット素子を介してリセット するとともに、このリセットの際にオンとなったリセッ ト素子を介して増幅素子の制御電極に該増幅素子をカッ トオフ状態とする電圧を印加することにより、リセット 時のラッシュ電流を低減する。

【0025】このような構成に係わる固体撮像装置にお いては、リセット時には、前記垂直走査回路のシフトレ ジスタの複数の回路段の出力を所定の論理状態とするこ とによって各行ラインの全ての転送素子をオンとし、か つ全ての画素のリセット素子をオンとし、受光素子の電 荷を転送素子およびリセット素子を介してリセットする ことができる。また、このリセットの際にオンとなった リセット素子を介して増幅素子の制御電極に該増幅素子 をカットオフ状態とする電圧を印加しておけば、リセッ ト時に増幅素子にラッシュ電流が流れることはなくな り、多数の画素を同時にリセットしても固体撮像装置全 体として過大なラッシュ電流が流れることはなくなる。 【0026】本発明のさらに他の態様では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増幅する増幅型光電変換手段からなる複数の画 素と列方向に配列された各画素の出力端子を共通に接続

した各列ライン毎に設けられた定電流回路と前記画素を 選択駆動する水平及び垂直各走杏同路とを有する固体掃 像装置において、前記垂直走査回路は複数の回路段が継 続接続されて構成され所定の制御信号の入力に応じて前 記複数の回路段の出力をほぼ同時に所定の論理状態に設 定可能なシフトレジスタを備えたものとし、前記画素は 各々光信号に応じた信号電荷を蓄積する受光素子と該受 光素子に蓄積された信号電荷を増幅する増幅素子と前記 受光素子に蓄積された信号電荷を前記増幅素子の制御電 極に転送する転送素子と前記増幅素子の制御電極の電荷 をリセットするリセット素子とを具備し、各行の画素の 転送素子の制御電極は共通に対応する行ラインに接続さ れ各行の行ラインは前記垂直走査回路の対応回路段に接 続されすべての画素のリセット素子の制御電極は共通に リセット制御信号入力端子に接続され、また各列ライン は各列ラインに接続された画素の増幅素子をカットオフ 状態にするために各列ラインを介して増幅素子にバイア ス電圧を印加する手段を備え、かつ前記垂直走査回路の シフトレジスタの複数の回路段の出力を前記所定の論理 状態に設定することによって前記各行ラインを介してす べての転送素子をオンとし、かつ前記リセット制御信号 をすべての画素のリセット素子に加えることによって全 画素のリセット素子をオンとし、受光素子の電荷を転送 素子およびリセット素子を介してリセットするととも に、このリセットの際に前記バイアス電圧印加手段によ って全画素の増幅素子をカットオフ状態とすることによ り、リセット時のラッシュ電流を低減する。

【0027】この場合も、垂直走査回路のシフトレジス タの複数の回路段の出力を所定の論理状態に設定するこ とによって各行ラインを介して全ての転送素子をオンと し、かつ前記リセット制御信号によって全ての画素のリ セット素子をオンとすることにより、受光素子の電荷を 転送素子およびリセット素子を介して放出することがで きる。そして、このリセットの際に、前記パイアス電圧 印加手段によって全画素の増幅素子をカットオフ状態と することにより、リセット時のラッシュ電流を低減でき る。前記バイアス電圧印加手段は、画素の増幅素子に他 の素子とは独立に所望の適切なバイアス電圧を印加する ことができるから、画素の各素子の設計の自由度を増大 させることができる。すなわち、前記転送素子およびリ セット素子を介して受光素子が完全に空乏化される電圧 を供給することができ、一方前記増幅素子には該増幅素 子を充分にカットオフ状態とするバイアス電圧を独立に 印加することができ、受光素子と増幅素子をそれぞれ所 望の最適の特性を有するよう設計することができる。

[0028]

【発明の実施の形態】図 1 は、本発明に係わる固体撮像 装置の概略の構成を示すブロック図であり、2 次元のイ メンセンサの例を示している。同図の固体撮像装置 は、複数の画素1を有する画素部3と、垂直走造回路5 と、水平読み出し部7と、水平走査回路9とを備えている。

[0029] 画業部3は、それぞれ後に詳細に詳細するように受光用のフォトダイオードおよび増編素子などを 係えた画業、1がマトリクス状に配置されて構成されている。垂直主室回路5は、画業部3の1 水平ライン(行うイン)分の画業を順次選択するものであり、後に示す構造のダイナミックシフトレジスタで構成される。水平読み出し即7は、画素部3か51 水平ライン外の画素の電がを受け入れ、これを水平表面回路9からの走がい入に基づき順次出力するものである。水平走室回路9・6前記手に関連を回路5と同様のダイナミックシフトレジスタによって構成される。

【0030】垂直差室回路5に入力されている信号φ5 下 Vは垂直スタートバルスであり、ダイナミックシフト レジスタの初開入力データとなる。また垂直走査回路5 には、そのダイナミックシフトレジスタのシフトを行な うための垂直クロックバルスφCKVおよび垂直初期化 バルスφINTVが入力される。

[0031] また、水平走室回路9に入力されている信 今のSTHは水平走査回路9を構成するダイナミックシ フトレジスタのスタート信号であり、のCKHは水平シ フト用のクロック信号である。また、水平走査回路9に は必要に応じて該水平走査回路9を構成するダイナミッ クシフトレジスタを初期化するための水平初期化パルス の INTHが入力される。

[0032] 図1の固体操像装置では、例えばスチルビ デオカメラなどに使用された場合、シャッタを押す前に は固体操像楽霞は提似動作をさせておく、すなわち走査 はするが出力億号は使用しない状態としておく。そして、シャッタが押されたら、垂直走査回路5に10マイ つ口秒程度の一定期間初期化パルスφ INTVを加え 同時にスタートパルスφ STVをHレベルにすると、擬 似動作中の垂直走査回路5のシフトレジスタの全段が強 制的にプリセット状態になって全画素が選択状態になり 全画素の電荷がリセットできる。

[0033] 次に、垂直スタートバルスφSTVをLレベルにして垂直走査回路5をリセット状態とし、かつ水平去査回路0にも初期化バルスφINTHを加えかつ水平スタートバルスφSTHをLレベルにして水平走査回路9をリセット状態にした後に、通常動作に戻って各シフトレジスφシフト動作を開始する。このとき各画素は画像情報の蓄積を開始しており、所定の露光時間の経過後再度初期化バルスφINTV、φINTHをHレベル、垂直スタートバルスφSTVと水平スタートバルスφSTHをLレベルにして各シフトレジスタを強制リセットした後に通常の動作に戻って読出し動作を開始すると、所定の時間高光された映像信号を得ることができる。

【0034】なお、図1の固体撮像装置では、通常の読

み出し動作は、垂直走査回路5および水平走査回路9の 各初期化パルス ϕ INTVおよび ϕ INTHをそれぞれ 低レベルとした状態で、垂直走査回路5において例えば 高レベルのスタート信号 ϕ STVをクロック信号 ϕ CK Vで順次シフトし、画素部3の1水平ライン分の画素を 順次選択する。選択された1水平ライン分の各画素のフ ォトダイオードに蓄積されていた電荷は水平読み出し部 7 に転送される。次に、水平走査回路9 により例えば高 レベルのスタート信号のSTHをクロック信号のCKH により順次シフトすることにより、該水平走査回路9に よって水平読み出し部7に転送された電荷を1画素分だ け順次水平方向に転送し出力端子から外部に読み出す。 【0035】図2は、図1の固体撮像装置の詳細な回路 構成を示す。図2の固体撮像装置において、図1と同じ 部分は同じ参照数字で示されている。 すなわち図2の固 体撮像装置も複数の画素 1 を備えた画素部 3 と、垂直走 査回路5と、水平読み出し部7と水平走査回路9などに よって構成されている。図2の回路では、説明の簡略化 のため画素部3は3行×3列の画素1から構成されるも

のとしている。
【り036]各画素 1は受光素子であるフォトダイオードPD、接合型電界効果トランジスタ(JFET)からなる増幅素子QA、フォトダイオードPDの電荷を増幅素子QAのゲートに転送するためのMOSトランジスタからなる転送用スイチタで、増幅素子QAのゲート電極を所定の電圧に設定するためのMOSトランジスタからなるリセットスイッチQRSTから構成されている。なお、図面では、各素子に添字がされているが、説明の簡略化のため同じ種類の素子を代表して表現する場合には添字は省略することがある。図2に示される各画素 1においては、受光手段であるフォトダイオードPDと増幅素子QAのゲートが構造と分離されている。

【0037】名画素1の増傷素子QAのうち、垂直方向に配置された画素の増傷素子QAのソースは各列の列ラインLV(LV1~LV3)を介してそれぞれの列の定電流源CSVは増傷素子QAをソースフォロアとして動作させたときの負荷となる。各定電流源CSVの他端は共通に所定の電源VEEに接続されている。

【0038】各画素1のフォトダイオードPDのカソードは共通に所定の電源VDDに接続され、アノードは転送用スイッチQTのアレスに接続されている。転送用スイッチQTのドレインは増塩素子QAのゲートおよびリセットスイッチQRSTのツースに接続されている。各増塩素子QAのソースは列ことに共通にそれぞれの列ラインLV(LV1-U3)に接続されている。各転の基内のゲートは行ことに共通に審査回路5に接続され第1の垂直走査信号のTRで受けるよう構成されている。各行の重直走査信号のTRでの下R1〜マFR3

ている。リセットスイッチQRSTのゲートは全画素共 連に制御信号のPGに接続され、ドレインは水平方向に 共通に垂直主套回路5に接続されてそれぞれの行ごとに 第2の垂直走室信号のRDが供給されるよう構成されて いる。各増偏素子QAのドレインは共通に前記フォトダ イオードPDのアノードと同じ電源VDDに接続されて いる。

【0039】なお、垂直走査回路5の各回路段の出力は、それぞれ異なった電圧レベルの第1および第2の垂直走査信号φTRあよびφRDを供給するため、例えば、シフトレジスタの各回路段の出力にそれぞれ所定の電圧シフト回路を接続して構成することもできる。

【0040】 水平読み出し部7は、各列ごとに読み出しゲートトランジスタQTC、客量と「および水平読み出し用のスイッチ素子QHで構成される。各列ラインLVの上端は読み出しゲートトランジスタQTCのドレインに接続され、認読み出しゲートトランジスタQTCのドレイン、および容量とTIに接続されている。容量Cの読み出しゲート・フンジスタQTCのでいている。全ての読み出しゲートルンジスタQTCのゲートは表記接続されている。また、水平読み出し用スイッチ素子QHのゲートは各列ごとに水平走金回と用るインチ素子QHのゲートは各列ごとに水平走金回89のシフトレジスタQTの様のでしたは発表されている。さらに、水平読み出し用スイッチ素子QHのソースは共通に水平出力線HOUTを介してビデオ出力端子には共通に水平出力線HOUTを介してビデオ出力端子には発過されている。さらに、水平読み出し用スイッチ素子QHのソースは共通に水平出力線HOUTを介してビデオ出力端子には発売されている。

[0041]以上のような構成を有する固体頻像装置において画素のリセットは次のように行なう。すなわち、重直走査回路の5の初期化りバンタ $\mathbb N$ $\mathbb N$

【0042】 このとき第2の垂直走査信号 ϕ RD(ϕ RD $1\sim\phi$ RD 3)の電圧は各画素の増幅素子QAを構成するJFETがカットオフする電圧VGLとする。

【0043】でのようにすると、各画素のフォトダイオードPDは書稿されていた残留電荷は、転送素子QTとリセット素子QRSTを通じて排出され、フォトダイオードPDは完全空乏化されてリセットされる。そして、この場合増幅素子QAのゲート電圧は前述のようにVG一でありしたかって接着幅素子QAはカットオフしているので、該増幅素子QAには電流が流れない。すなわち、フォトダイオードPDに流れる電流が増幅素子QAによって増幅されて増幅されて増幅された電流が流れることはない。このため、各画素のラッシュ電流がきかめて小さく

なり、 国体撮像装置全体として過大なラッシュ電流が流れることはなくなる。

【0044】なお、図2の固体撮像装置において信号の 読み出しを行なう場合は、垂直走査回路5の初期化パル スのINTVをローレベルとし、スタートパルスのST Vをハイにすると共にクロック信号のCKVを加えて垂 直走査回路5のシフト動作を行なわせる。これによっ て、各行の画素を順次選択し、選択された画素に蓄積さ れている信号を垂直読み出し線LVに出力する。そし て、各列ラインに接続された読み出しゲートトランジス タQTCを転送パルスφTによってオンとし信号の読み 出し電荷をそれぞれの列の容量CTに充電する。また、 水平走査回路9においても、初期化パルスのINTHを ローレベル、スタートパルスのSTHをハイレベルとし かつクロック信号のCKHを加えることによりシフト動 作を行なわせる。これによって、各列の水平読み出し用 スイッチ素子OHが順次オンとされて各列の読み出し信 号が水平出力ラインHOUTに供給されビデオ出力端子 から外部に出力される。

【0045】また、このような信号の読み出しを行なう 場合には、リセット制御信号のPGにより全画素のリセ ット素子QRSTをオンにする。そして、選択された行 に対しては第2の垂直走査信号のRDの電圧を各画素の 増幅素子QAがオンになって活性化する電圧VGHと し、非選択画素に対しては増幅素子QAがカットオフす る前記電圧VGLとする。この状態で、前記制御信号φ PGをオフにしても増幅素子QAのゲート浮遊容量によ り該増幅素子OAのゲート電圧は同じ値に保持される。 したがって、リセット制御信号φPGにより全画素のリ セット素子QRSTをオフにした後に、第1の垂直走査 信号のTRにより選択された行の画素の転送素子をオン にする。これによって、フォトダイオードPDに蓄積さ れていた信号電荷が増幅素子QAのゲートに転送され該 増幅素子QAのゲート電圧が信号に対応して変化する。 この電圧を増幅素子QAをソースフォロアとして動作さ せて列ラインLVに出力し、前述のように水平走査回路 9を走査して順次外部に読み出す。

【0046】図3は、本発明に係わる固体撮像装置の水 平走査回路および垂直走査回路に使用可能なダイナミッ クシフトレジスタの構成を示す。図3のダイナミックシ フトレジスタは、CMOSプロセスを使用して作成さ れ、クロックバルスによって順次活性化されるいわゆる クロックドインバータを使用した例を示している。

【0047】図3のダイナミックシフトレジスタにおいては、例えば正の電源電圧VDと負の電源電圧VSとの間に直列機械された2回のPMOSトランジスタP 1およびP2と2個のNMOSトランジスタN2および N1とによって1段のクロックドインバータを構成している。PMOSトランジスタP3, P4およびNMOSトランジスタP3, P3よなVMOSトランジスタN4, N3が2段目のクロックドインバー タを構成し、PMOSトランジスタP 5、P6と2個の NMOSトランジスタN 6、N 5とが 3 段目のクロック ドインバータを構成し、2個のPMOSトランジスタP 7、P8と2個のNMOSトランジスタN 8とN 7とが 4段目のクロックドインパータを構成し、以下同様であ ス

【0048】各回路段のクロックドインバータにおいて 中央に位置するPMOSトランジスタとNMOSトラン ジスタ、例えば1段目ではP2とN2、2段目ではP4 とN4、3段目ではP6とN6、4段目ではP8とN 8、はそれぞれくMOSインバータを構成している。 CMOSインバータと電源VDDおよびVSSとの間に 接続されたトランジスタはこれらのCMOSインバータ を活性化させるための制御用トランジスタである。

【0049】 これらの制御用トランジスタのうちPMのトランジスタP1, P5, …のゲートは内部クロック信号線CP1に接続され、PMのSトランジスタP3, P7, …のゲートは内部クロック信号線CP2に接続されている。また、他の準電形の制御用トランジスタンなわちMMのSトランジスタN1, N5, …のゲートは内部クロック信号線CN1に接続され、NMOSトランジスタN3, N7, …のゲートは他の内部クロック信号線CN2に接続されている。

【0050】また、1段目のCMOSインバータを構成 する各トランジスタP2およびN2のゲートにはスター トバルスのSTが供給される。1段目のCMOSインバータの出力は2段目のCMOSインバータの出力は2段目のCMOSインバータの力力、すな わちトランジスタP4およびトランジスタN4のゲート に接続され、2段目のCMOSインバータの力力は3段 目のCMOSインバータの出力に接続され、3段目のC MOSインバータの出力に接続され、3段目のC MOSインバータの出力は4段目のCMOSインバータ の入力に順次を挟きれている。

【0051】図3のダイナミックシフトレジスタはさら、同時活性化回路を構成するインバータ I N V 2、O R ゲートOR 1、OR 2を備え、さらに 2 個のインバータ I N V 3、I N V 4を備えている。OR ゲートOR 1 はよびOR 2 のそれぞれの一方の入力には初期化パルス φ I N T が供給される。OR ゲートOR 1 の他方の入力はクロックバルスφ C K が供給され、他のOR ゲートOR 2 の他方の入力はクロックバルスφ C K をインバータ I N V 2 で反転した信号が始終される。OR ゲートOR 1 の出力は前部内部クロック信号線C N 2 に接続され、かつインバータ I N V 4 を介して内部クロック信号線C N 2 に接続され、かつインバータ I N V 4 を介ト OR 2 に接続され、かつインバータ I N V 4 を介ト OR 2 OR 1 のようにないが、カーマインパータ I N V 4 を介して内部クロック信号線C N 1 に接続され、かつインバータ I N V 3 を介して内部クロック信号線C N 1 に接続され、かつインバータ I N V 3 を介して内部クロック信号線C N 1 に接続され、かつインバータ I N V 3 を介して内部クロック信号線C P 1 に接続されている。

【0052】以上のような構成を有するダイナミックシ フトレジスタにおいては、初期化バルスφ INTがロー (L) レベルの場合はORゲートOR1の出力にはクロ ックバルスφCKが発生し、ORゲートOR2の出力にはクロックバルスφCKを医転したクロックバルスなKがバイトがって、クロックバルスのCKがバイ(H)レベルのときは、内部クロック信号線CN2がHレベル、内部クロック信号線CP2がLレベルとなり、トランジスタP3,P7,…およびN3,N7,…がオンとなる。これに対し、クロック信号φCKがLレベルの場合は、ORゲートOR2の出力がHレベルとなりトランジスタP1,P5,…およびN1,N5,…がオンとなる。したがって、クロック信号φCKによって各回路段の第1のインバータと第2のインバータとが交互に活性化され、スタートバルスφSTが順次後続の回路段へとシフトきれる。

【0053】 これに対し、初期化がルスφ I N Tを H レ べルにすると、クロックバルスφ C K のレベル如何にか かわらず、O R ゲートO R 1 およびO R 2 の出力は共に H レベルとなる。したがって、内部クロック信号線 C N 1, C N 2 は共に日レベルとなり、内部クロック信号線 C P 1, C P 2 は共に日レベルとなる。このため、全 のクロックドインバータの制御用トランジスタ P 1, P 3, P 5, P 7, …およびN 1, N 3, N 5, N 7, … が同時にオンとなる。すなわち、全てのクロックドイン バータが同時に活性化される。

【0054】 これによって、クロックパルスのCKとは 無関係に入力信号φSTが各インバータで反転されて高 速度で後段の回路に伝達される。したがってスタートパ ルスφSTをLレベルにすれば、全ての回路段の出力S 1, S2, …も全てLレベルとなり、スタートパルスの STをHレベルとすれば全ての回路段の出力S1,S 2, …はHレベルとなる。すなわち、ほぼ瞬時的に全回 路段あるいは所望の回路段までの出力をセットあるいは プリセットすることができる。また、回路は全て活性状 態にあるから、リセットまたはプリセット状態を安定し て長時間継続することも可能である。なお、通常の固体 撮像装置に使用されるクロックドインバータの遅延時間 は、通常数ナノ秒以下であり、仮にクロックドインバー タが1000段あったとしても入力段から最終段まで数 マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時 に各回路段のリセットあるいはブリセットを行なうこと ができる。

【0055】図4は、本条時の固体撮像装置に使用できるダイナミックシフトレジスタの他の構成例を示す。図4のダイナミックシフトレジスタは、各回路段でとに2個のCMOSインバータを備えている。すなわち、第1の回路段はPMOSトランジスタP11とMMOSトランジスタP1カらなる第1のCMOSインバータと、PMOSトランジスタP12およびNMOSトランジスタN12からなる第2のCMOSインバータとを有している。第2の回路段は、PMOSトランジスタP13およびNMOSトランジスタP13が05を第1のCMOSインバータとを有している。第2の回路段は、PMOSトランジスタP13およびNMOSトランジスタP13が05なる第1のCMO

Sインバータと、PMOSトランジスタP14およびM MOSトランジスタN14からなる第2のCMOSイン バータとを備えており、以下同様である。各インバータ は伝達ゲートを介して順次帳接接続されている。すなわ ち、トランジスタP11およびN11からなるインバー タの出力は第1の伝達ゲートモ1を介してトランジスタ P12およびN12からなるインバータの入力に接続されており、トランジスタP12、N12からなるインバータの人力に接続されており、トランジスタP13、N13からなるインバータの出力は第2の伝達ゲートT2を介してトランジスタP13、N13からなるインバータの出力は第3の伝達ゲートT3を介してトランジスタ P14、N14からなるインバータの入力に接続され、 以下同様であるインバータの入力に接続され、 以下同様であるインバータの入力に接続され、 以下同様であるインバータの入力に接続され、 以下同様である

【0055】伝達ゲートT1、T3,・・・のPMOSトランジスタ側のゲートは内部クロック信号線CP1に接続され、NMOSトランジスタのゲートは内部クロック信号線CN1に接続されている。また、伝達ゲートT2, T4,・・・のPMOSトランジスタのゲートは内部クロック線CP2に接続され、NMOSトランジスタのゲートは内部クロック信号線CN2に接続されている。

【0057】図4のダイナミックシフトレジスタは、図 3のものと同様に、インバータ INV2、0 RゲートO R1, OR 2からなる同時活性化回路を備えており、またORゲートOR1, OR 2の出力をそれぞれ反転して 内部クロック信号機とP2、CP1に供給するインバータ INV4, INV3を備えている。ORゲートOR 1, OR 2の出力はまた内部クロック信号機CN2, C N1に経緯されている。

【0058】図4のダイナミックシフトレジスタにおいては、初期化パルスφ IN TがL レベルの場合には、ORゲートOR 1 およびOR 2 の出力はそれぞれクロックパルスφ C K を反転した、C RグートOR 1 およびOR 2 の出力はそれぞれクロックパルスφ C K および移りロックパルスがそれぞれ内部クロックパルスがそれぞれ内部クロックパルスからそれぞれ出力される。 ているグラインのパルスな C K およびその反転プロックパルスがそれぞれさらにインパータ IN V 4 , IN V 3 によって反転されてそれぞれ内部クロック信号後 C P 2 , C P 1 に供給される。すなわちのおりつック信号を C P 2 にはウロックパルスが、内部クロック信号線 C P 1 にはウロック信号線 C P 2 にはウロック信号線 C P 1 にはウロック信号線 C P 2 にはウロック信号線 C P 1 にはウロック信号線 C P 1 にはウロックパルスが、内部クロック信号線 C P 1 にはウロックパルスが、内部クロック信号線 C P 1 にはウロックパルスかく K が供給される。

【0059】 したがって、クロックバルスのCKがHレベルの場合は、伝達ゲートT2, T4, …が導通し、クロックバルスφCKがLレベルの場合は伝達ゲートT1, T3, …が導通する。 すなわちクロック信号のCKによって伝達ゲートT1, T2, T3, T4, …が交互に導通、非準濃とされる。これによって、スタードバル

スφSTが、周知のごとく、順次後続の回路段へと伝達 されシフト動作が行なわれる。

【0060】 これに対し、初期化バルスφ IN Tが Hレベルの場合は、ORゲートOR1、OR 2の出力は共に、クロッグルスφ C K のレベルにかかわらず、Hレベルとなる。このため、内部クロック信号線 C P 1、C P 2は共に L レベルとなり、全ての伝達ゲート T 1、T 2、T 3、T 4、"が導通する。すなわち、全ての回路段のインバータが直接縦排接続されるとになる。したがって、スタートバルスφ S T が順次反転されながら各インバータによって直接伝達される。したがって、スターの回路においても各回路段を開時にリセットあるいはブリセットすることが可能になる。

[0061] なお、上述の影明においては、ダイナミックシフトレジスタとして2種類のものにつき説明したが、未発明には種々の形式のダイナミックシフトレジスタを使用できることは明らかである。すなわち、各回悠日が12段・組のダイナミック形インバータ回路で構成されており、片方が実質的に活性状態のとき、他方は実質的に不活性状態として入力信号を順次後続の回路段に伝達する形式のダイナミックシフトレジスタであれば本男明は適用できる。これらの場合、2段1組のイナミック形インバータを同時に活性化し、複数回路段にわたり入力信号を直接後続の回路段に伝達し、リセットやブリス力信号を直接後続の回路段に伝達し、リセットやブリスナーを実施を開いる場合できる。

【0062】次に、図5は、本発明の別の実施態様に係 わる固体機能装置の固格構成を示す。図5においても前 配図1と同じ部分は同じ参照度字で示されている。ま た、図5の固体機像装置では、前配図2の固体機像装置 における各列ラインLV1、LV2、LV3がそれぞれ ブルアップ用のMOSトランプスタなどで構定されるスイッチ素子QPU1、QPU2、QPU3を介して所定 のパイアス電圧VPUに接続されている。各スイッチ系 ZQPU1、QPU2、QPU3のゲートは派に接続 され所定の制御信号φPUが供給できるよう構成されて いる。また、パイアス電圧VPUは増端素子QAのチート 特別を発展している。 特別である場合性に関係している。を 幅素子QAがカットオフする電圧とびもにである。その他の部 分は図2の回路と同じであり、同じ部分には同じ参照数 学および参照符号が付されている。

【0063】関 Sの関係掛像核菌において画素のリセットを行なう場合には、図 20場合と同様に、垂直走査回路 家 50全段をブリセットし、第 1 の垂直走査回路 ゆ T R 1 本 C R 3 を全囲業の転送用スイッチQ T に加えて終転送用スイッチQ T を オンとする。また制御信号の F D S ア C F を 力 ス て のとき、第 2 の垂直走査信号 の R D 1 ヤ の R D 3 の電圧は各画素部の増幅素子Q A の読み出し電圧 V G H とする。

【0064】さらに、このとき、制御信号 φPUにより 各列のブルアップ用スイッチ素子OPUをオンとして各 列ラインLV1~LV3を前記パイアス電圧VPUにバ イアスする。このバイアス電圧VPUは、前述のよう に、増幅素子QAのゲートが読み出し電圧VGHであっ ても増幅素子QAがカットオフする電圧とする。これに よって、増幅素子QAをカットオフした状態でフォトダ イオードPDの残留電荷を転送素子QTおよびリセット 素子ORSTを介して放出し、画素のリヤットが行なわ れる。そして、この場合フォトダイオードPDは増幅素 **子OAの読み出し電圧VGHに逆パイアスされた状態に** リセットされる。しかしながら、プルアップ用のスイッ チ素子OPUによって、各増幅素子OAのソース電圧が 前記パイアス電圧VPUになっており、増幅素子QAに は電流が流れない。すなわち、リセット時の過大なラッ シュ電流が防止できる。なお、信号の読み出しを行なう 場合は、ブルアップ用のスイッチ素子OPUをカットオ フとした状態で前記図2の固体撮像装置の場合と同様に 行なう。

【0065】上配図2および図5の園体掃像装置において、名画薫の受光素子の特性としては、リセット時に完全空光化される1・利根のすることが望ましい、しかしなから、そのような受光素子を構成するよう製造プロセス条件を設定すると、増幅菓子のAを構成するJFETの特性が充分でない場合があり、逆にJFETの特性を重視すると受光素子の完全空之化が過成できないことがある。したがって、受光素子のフォトダイオードと増幅素子のJFET特性が共に所望の特性に両立できる場合は、前配図2の構成とするのが望ましく、両の音楽ないでは、前配図2の構成とするのが望ましく、両の音楽ないでは、前配図2の構成とするのが望ましい。

[0066]
「実施例」なお、上記図2および図5における固体撮像装置において、各電源および信号の電圧は具体的には次のように設定して高結果が得られる。すなわち電源電圧 VD D = 5 V、V E E = 0 Vの条件で、前記台画素の増幅素子QAがオンになって活性化する読み出し電圧 VG H = 1 V とする。そして、前記図 の構成における、リセット時に各画素のリセット表子のドレインに供給される第2の書店走査信号。R Pの電圧 VG L は例えばー 3 V でよい。また、前記図5の構成における各画素をカットオブするためのバイアで電圧 V P Uは増端素子 QA のゲート電圧が V G H = 1 V であっても接触構業子 Q A がカットオフする常匠、網は「H V B 」でもまる。

[0067]

【発明の効果】以上のように、本発明によれば、固体撮像装置において、リセットを行なう場合に各画素の増幅素子をカットナフした状態で受光素子のリセットを行なう場合にも過失なラッシュを調整を目的は「リセットする場合にも過失なラッシュ電流による固体撮像装置におい金重整を目的をしまった場合をできる。したがついません。このようを関係装置にある。とが、日本のでは、日本のは、日本のでは、日本のでは、日本のは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のは、日本のでは、

【図面の簡単な説明】

【図1】本発明に係わる固体撮像素子の概略の構成を示すプロック図である。

【図2】本発明の第1の実施形態に係わる固体撮像装置 の詳細な構成を示す電気回路図である。

【図3】本発明に係わる固体撮像装置の走査回路に使用 可能なシフトレジスタの構成を示す電気回路図である。 【図4】本発明に係わる固体撮像素子の走査回路に使用 可能なシフトレジスタの他の構成を示す電気回路図であ ス

【図5】本発明の第2の実施形態に係わる固体撮像素子 の詳細な構成を示す電気回路図である。

【図6】従来の固体撮像装置の構成を示す電気回路図で ある。

【符号の説明】

- 1 画素
- 3 画素部
- 5 垂直走査回路(VSR)
- 7 水平読み出し部
- 9 水平走査回路(HSR)PD11, …, PD33 フォトダイオード
- OT11, …, OT33 転送素子
- OA11, …, OA33 增幅素子
- ORST11, …, ORST33 リセット素子
- CSV1, ..., CSV3 定電流源
- QTC1, ···, QTC3 読み出しゲートトランジスタ
- CT1, …, CT3 蓄積用容量
- QH1, …, QH3 水平読み出し用スイッチ素子
- OPU1. …, QPU3 ブルアップ用スイッチ素子

